IBM và Samsung tuyên bố họ đã tạo ra một bước đột phá trong thiết kế chất bán dẫn. Trong ngày đầu tiên của hội nghị IEDM ở San Francisco, hai công ty đã công bố một thiết kế mới có thể xếp các bóng bán dẫn theo chiều dọc trên một con chip. Với bộ xử lý hiện tại và SoC, các bóng bán dẫn nằm phẳng trên bề mặt của silicon và sau đó dòng điện chạy từ bên này sang bên kia.
Ngược lại, các bóng bán dẫn hiệu ứng trường vận chuyển dọc (VTFET) nằm vuông góc với nhau và dòng điện chạy theo phương thẳng đứng. IBM chia sẻ thêm VTFET sẽ giúp họ mở rộng ra ngoài công nghệ nanô hiện có của mình, không nhất thiết là các chip với tiến trình 1nm.
 |
Ảnh: Engadget |
Theo IBM và Samsung, thiết kế này có hai ưu điểm. Đầu tiên, nó sẽ cho phép họ bỏ qua nhiều giới hạn hiệu suất để mở rộng Định luật Moore ra ngoài công nghệ bảng nano hiện tại của IBM. Quan trọng hơn, thiết kế dẫn đến năng lượng lãng phí ít hơn nhờ dòng điện lớn hơn. Họ ước tính VTFET sẽ dẫn đến các bộ xử lý nhanh gấp đôi hoặc sử dụng ít năng lượng hơn 85% so với các chip được thiết kế với bóng bán dẫn FinFET thông thường.
IBM và Samsung tuyên bố ở tương lai không xa nào đó quy trình này có thể cho phép các điện thoại sử dụng được cả tuần chỉ với một lần sạc. Hai gã khổng lồ này cho rằng cấu trúc chip mới cũng có thể thực hiện một số nhiệm vụ tiêu tốn năng lượng nhất định, bao gồm đào tiền mã hóa, tiết kiệm điện hơn do đó ít tác động đến môi trường hơn.
IBM và Samsung chưa cho biết khi nào họ có kế hoạch thương mại hóa thiết kế mới này. Tuy nhiên, họ cũng không phải là công ty duy nhất cố gắng vượt qua rào cản 1 nanomet. Vào tháng 7, Intel cho biết họ đặt mục tiêu hoàn thiện thiết kế cho các chip quy mô angstrom vào năm 2024. Công ty có kế hoạch đạt được kỳ tích bằng cách sử dụng quy trình sản xuất “Intel 20A” mới và các bóng bán dẫn RibbonFET.
Theo Engadet
